Công nghệ đóng gói bán dẫn (SOP, QFP đến Flip Chip).

1. Giới thiệu

     Giai đoạn đầu của ngành công nghiệp bán dẫn chứng kiến sự thống trị của các loại đóng gói xuyên lỗ như DIP, sau đó chuyển dịch mạnh mẽ sang công nghệ dán bề mặt với các chuẩn như SOP và QFP. Các loại hình đóng gói này chủ yếu dựa trên khung dẫn để kết nối chip với bảng mạch in, phù hợp cho các linh kiện có số lượng chân cắm trung bình và kích thước vừa phải. Khi định luật Moore thúc đẩy mật độ tích hợp transistor tăng cao, các chuẩn đóng gói cũ bắt đầu lộ rõ nhược điểm về diện tích chiếm dụng và hiệu suất truyền dẫn tín hiệu ở tần số cao. Để giải quyết vấn đề này, công nghệ BGA ra đời, thay thế các chân dẫn bằng các hạt hàn dưới bụng chip, tạo tiền đề cho sự xuất hiện của các giải pháp đóng gói mật độ cao hơn.

     Trong lịch sử phát triển, sự chuyển dịch từ các chuẩn đóng gói dùng khung dẫn như SOP và QFP sang công nghệ dựa trên mảng diện tích như Flip Chip đã giải quyết được bài toán về giới hạn số lượng chân cắm (I/O) và kích thước linh kiện.

Bảng 1: So sánh thông số kỹ thuật giữa SOP, QFP và Flip Chip

Như bảng 1 thể hiện, công nghệ QFP đạt ngưỡng giới hạn khi số chân vượt quá 300 do vấn đề về khoảng cách chân quá nhỏ gây khó khăn cho việc hàn dán. Flip Chip xóa bỏ rào cản này bằng cách phân bổ chân theo mạng lưới dưới bụng chip, cho phép số lượng kết nối lên đến hàng nghìn mà vẫn đảm bảo độ tin cậy.

2. Cấu trúc và nguyên lý của công nghệ Flip Chip.

Nguyên lý cốt lõi của Flip Chip Bonding là việc lật ngược chip bán dẫn(die) sao cho mặt có các lớp linh kiện tích cực hướng trực tiếp xuống đế hoặc bảng mạch. Thay vì dùng dây dẫn kết nối từ các pad ở rìa chip, các mối nối điện được thực hiện thông qua hệ thống các hạt hàn được phân bổ trên toàn bộ bề mặt của die.

Cấu trúc của một hệ thống Flip Chip tiêu chuẩn bao gồm ba thành phần chính: chip silicon đã được tạo bumps, lớp vật liệu đệm (Underfill) và lớp đế (Substrate). Lớp Underfill đóng vai trò cực kỳ quan trọng trong việc lấp đầy khoảng trống giữa chip và đế, giúp phân bổ ứng suất nhiệt và bảo vệ các mối nối hàn khỏi các tác động cơ học cũng như độ ẩm môi trường.

     Quá trình gắn kết thường sử dụng kỹ thuật hàn đối lưu hoặc ép nhiệt để tạo ra sự nóng chảy và liên kết hóa học giữa bump và các pad trên đế. Kết quả là một cấu trúc có đường truyền điện cực ngắn, giúp giảm thiểu đáng kể các giá trị ký sinh như điện cảm và điện trở trong mạch.

3. Ưu điểm và thách thức của Flip Chip so với Wire Bonding truyền thống.

     Về mặt ưu điểm, Flip Chip vượt trội hơn Wire Bonding nhờ khả năng hỗ trợ số lượng chân kết nối (I/O) cực lớn trên cùng một diện tích chip. Do các bumps có thể được bố trí theo dạng mảng thay vì chỉ ở rìa chip, công nghệ này cho phép thiết kế các vi mạch phức tạp hơn với tốc độ truyền dẫn dữ liệu cao hơn và khả năng tản nhiệt tốt hơn thông qua mặt lưng của chip. Tuy nhiên, công nghệ Flip Chip cũng đặt ra những thách thức lớn về mặt kỹ thuật và chi phí. Quy trình chế tạo bumps trên wafer đòi hỏi trang thiết bị hiện đại và độ chính xác cực cao, làm tăng giá thành sản xuất so với kỹ thuật Wire Bonding vốn đã rất thành thục và rẻ tiền. Bên cạnh đó, việc kiểm tra chất lượng các mối nối nằm dưới bụng chip (không thể quan sát bằng mắt thường) đòi hỏi các phương pháp kiểm tra tia X tiên tiến.

     Một thách thức đáng kể khác là sự chênh lệch hệ số giãn nở nhiệt (CTE mismatch) giữa silicon die và đế nhựa hoặc gốm. Sự chênh lệch này gây ra ứng suất nhiệt lên các mối nối hàn trong quá trình chip hoạt động, dễ dẫn đến hiện tượng nứt gãy hoặc hỏng hóc nếu lớp vật liệu Underfill không được thiết kế và tính toán mô phỏng nhiệt-điện một cách kỹ lưỡng. Ưu điểm vượt trội nhất của Flip Chip so với Wire Bonding truyền thống (thường dùng trong SOP/QFP) nằm ở mật độ kết nối trên một đơn vị diện tích. Trong khi Wire Bonding bị giới hạn bởi không gian ở rìa chip (Pad-limited), Flip Chip cho phép tận dụng toàn bộ bề mặt chip để đặt các mối nối (Core-limited).