Nghiên cứu Khoa học

Tổng quan về xử lý ảnh đa chức năng dựa trên NoC

  • 18/09/2023
  • Nghiên cứu Khoa học

 Các hệ thống xử lý hình ảnh thường sử dụng một kiến ​​trúc phân tán với các công cụ xử lý chuyên dụng nhằm mang lại hiệu quả tốt hơn. Cách tiếp cận này đòi hỏi những cách thức sáng tạo và hiệu quả để quản lý giao tiếp trên chip. Khi công nghệ bán dẫn ngày càng phát triển với kích thước transistor ngày càng nhỏ đi, thì dây dẫn là yếu tố chính ảnh hưởng đến độ trễ truyền trên chip và tiêu thụ điện năng. Độ trễ dây có thể góp phần chính vào độ trễ của các đường dẫn thiết yếu. Nhiều bài báo nghiên cứu đã thảo luận và nêu bật những ưu điểm của mạng dựa trên gói onchip để xử lý thông tin liên lạc như một giải pháp thay thế cho các board mạch  có dây dẫn vật lý. Việc tạo các mô-đun liên thông bằng cách sử dụng các gói này đã cải thiện được hiệu suất và thiết kế có thể mở rộng vì các thành phần có thể được tái sử dụng.  

 

   Từ trước đến nay, hầu hết hệ thống xử lý ảnh thời gian thực được sử dụng trong các mạch xử lý ảnh đều sử dụng DSP. DPS được thiết kế để hướng đến các nhu cầu chung lớn nhất với các nhu cầu thuật toán cụ thể mà không cần xem xét thiết kế. DSP thường có độ rộng từ 32 đến 64 bit và sử dụng các phương pháp truy cập bộ nhớ truyền thống. Đối với nhu cầu cụ thể của các ứng dụng xử lý hình ảnh, độ rộng dữ liệu 8 đến 12 bit là đủ. DSP cần đóng gói nhiều hơn một pixel thành một word dữ liệu để tối ưu hóa quá trình xử lý dữ liệu. Điều này sẽ cần thêm chi phí xử lý để lưu trữ dữ liệu. Xử lý hình ảnh hiếm khi yêu cầu độ rộng dữ liệu cao hơn như tính toán dấu chấm động. Bên cạnh đó, FPGA từ trước đến nay luôn được biết đến như là một công cụ có thể cung cấp một nền tảng song song để xử lý dữ liệu tùy chỉnh các ứng dụng nêu trên.

 

   Một hệ thống có thể tiến hành nhiều thuật toán xử lý ảnh song song theo thời gian thực đã được triển khai như trong hình. Giao diện giao tiếp giữa các mô đun được thực hiện bằng cách sử dụng một hệ thống mạng tích hợp trên chip (Network-on-Chip – NoC). Việc thu thập hình ảnh được đơn giản hóa để có chu kỳ thiết kế nhanh hơn. Các lõi khác nhau của hệ thống mạng trên chip (NoC) đã được xây dựng dựa trên định dạng dữ liệu được sửa đổi. Kiến trúc này kết hợp các bộ đệm song song, bộ lưu trữ và xử lý hình ảnh.

undefined

Các tin khác

KHOA ĐIỆN - ĐIỆN TỬ ĐẠI HỌC DUY TÂN

Phòng 503 - K7/25 Quang Trung, Tp Đà Nẵng

(0236) 3827111(Ext 503)

Copyright © 2024 Đại học Duy Tân