Nghiên cứu Khoa học
Điều khiển màn hình VGA dùng FPGA
3.1 Tín hiệu đồng bộ thời gian VGA
Hình 3.1 Tín hiệu đồng bộ thời gian
Nguyên lý hoạt động tín hiệu đồng bộ thời gian có hai bộ đếm, bao gồm: bộ đếm thời gian tín hiệu đồng bộ ngang và bộ đếm thời gian tín hiệu đồng bộ dọc. Thiết lập giá trị của bộ đếm thời gian tín hiệu đồng bộ ngang bằng 0 và bằng vị trí bắt đầu cột đầu tiên của tín hiệu đồng bộ ngang. Xung đồng bộ đang ở mức 1, bộ đếm bắt đầu tăng, sau thời gian hiển thị (display time),là thời gian làm trắng (Blanking Time) xung xuống mức 0 . Khoảng thời gian làm trắng bao gồm : Front Porch = 72px, Sync Pulse = 144, Back Porch = 216 ( được xem như là sườn xuống,độ rộng, sườn lên của xung). Khi kết thúc 1 hàng, bộ đếm thời gian của tín hiệu đồng bộ dọc sẽ tăng lên 1 và bộ đếm thời gian của tín hiệu đồng bộ ngang tiếp tục lặp lại cho đến hết. Tương tự như tín hiệu đồng bộ ngang, tín hiệu đồng bộ dọc có display time = 768, Front Porch =1, Sync Pulse = 3, Back Porch = 23. Một tín hiệu bật màn hình (disp_ena) được thiết lập bằng 1 khi cả tín hiệu đồng bộ ngang là tín hiệu đồng bộ dọc đang ở khoảng thời gian hiển thị.
Hình 3.2 sơ đồ khối điều khiển VGA
3.3 Phương pháp điều khiển màn hình VGA
Đầu tiên reset bộ đếm, tiếp theo là điều khiển bộ đếm quét lần lượt theo hàng ngang rồi đến hàng dọc. Trong quá trình quét chúng ta sẽ kiểm tra để xuấ tra màn hình giá trị màu tương ứng. Sau khi quét 1 pixel, chúng ta kiểm tra màn hình đang mở hay không, nếu đang tắt thì cho ra màu đen và quay về quét tiếp. Nếu màn hình đang mở thì kiểm tra yêu cầu bài toán (đếm ngang <342 và đếm dọc <192).Nếu đúng, xuất ra màn hình màu vàng, nếu sai xuất ra màu trắng.Sau đó chương trình sẽ kiểm tra ngưỡng giới hạn ngang và giới hạn đứng nếu đạt ngưỡng thì reset và tiếp tục quá trình.
Bảng màu cơ bản
Hình 3.3 Bảng màu
KHOA ĐIỆN - ĐIỆN TỬ ĐẠI HỌC DUY TÂN
Phòng 503 - K7/25 Quang Trung, Tp Đà Nẵng
(0236) 3827111(Ext 503)
feee@duytan.edu.vn
