Học liệu

Sơ đồ nguyên lý bộ MUX

  • 18/01/2019
  • Học liệu

Trong cấu trúc của slice có chứa hai bộ mux đặc biệt gọi là bộ mux mở rộng F5MUX và FiMUX.

undefined

Hình 1 – FiMUX và F5MUX

Mỗi LUT được thiết kế để có thể thực hiện được mọi hàm logic bốn đầu vào. Mục đích của các bộ chọn kênh này là tăng tính linh động của FPGA bằng cách kết hợp các phần tử logic chức năng như LUT, chuỗi bit nhớ, thanh ghi dịch, RAM phân tán ở các slice, các CLB khác nhau để tạo ra các hàm tùy biến với nhiều đầu vào hơn.

undefined

Hình 2 – Cấu tạo của F5MUX

Bảng sự thật của bộ F5MUX được thể hiện chi tiết trong bảng 1.

Bảng 1 – Bảng sự thật bộ F5MUX

Ngõ vào

Ngõ ra

S

I0

I1

O

LO

0

1

X

1

1

0

0

X

0

0

1

X

1

1

1

1

X

0

0

0

Tương tự như vậy, có thể thành lập các hàm với số lượng đầu vào lớn hơn bằng bộ FiMUX tương ứng có F6MUX, F7MUX, F8MUX.

Các tin khác