Học liệu

Mô tả HDL bộ dồn kênh 4-1 (4-1 multiplexer)

  • 18/01/2019
  • Học liệu

undefined

Mô tả trực quan các cổng trong HDL-Verilog: (// là ghi chú, không ảnh hưởng đến thiết kế)

// bộ dồn kênh 4-1, với các ngõ in/out như trong sơ đồ cổng

module mux4_to_1 (out, i0, i1, i2, i3, s1, s0);

// khai báo các in/out

output out;

input i0, i1, i2, i3;

input s1, s0;

// Khai báo các dây nối bên trong

wire s1n, s0n;

wire y0, y1, y2, y3;

// hiện thực các cổng

//Tạo các tín hiệu s1n và s0

not (s1n, s1);

not (s0n, s0);

// Các cổng and 3 ngõ vào

and (y0, i0, s1n, s0n);

and (y1, i1, s1n, s0);

and (y2, i2, s1, s0n);

and (y3, i3, s1, s0);

// Cổng or 4 ngõ vào.

or (out, y0, y1, y2, y3);

endmodule

 

 

Các tin khác